摘要：本文介绍一种基于微机打印口EPP工作模式下的任意波形发生器。它采用复杂可编程逻辑件、高速D/A转换和可编程平滑滤波等技术设计完成，具有软件设置信号频率、波形和输出电平的功能，操作简单，使用方便，有较强的实用价值。
关键词：任意波形发生器；EPP工作模式；平滑滤波器
1 引言
任意波形发生器（Arbitrary Waveform Generator，AWG）是随着众多领域对于复杂的、可由用户定义的测试波形的需要而形成和发展起来的，它的主要特点是可以产生任何一种特殊波形，输出信号的频率、电平以及平滑低通滤波的截至频率也可以作到程序设置，因此在机械性能分析、雷达和导航、自动测试系统等方面得到广泛的应用。而对AWG的控制、数据传输、输出信号的频率和电平设置都可以通过微机打印口在EPP（增强并行接口）工作模式下设计完成。这样不仅具有设计简单，占用微机资源较少的优点，而且操作简单，使用方便，易于硬件升级。
2 总体框图及设计原理
所设计的AWG可以产生多种任意波形模拟信号，包括正弦波、方波、三角波、梯形波、抛物线波、SINC波和伪随机信号等。信号的产生采用直接数字合成的设计思想，所不同的是DDS产生的信号是固化在 ROM中的正弦波，通过波形查询表和数模转换器产生不同频率的正弦波，而AWG中存储波形的存储器是可以随机写入的，这样才可以真正产生任意波形。此外，AWG的工作方式可以分为连续方式和突发方式。连续工作方式是指存储在存储器中的数据在时钟的作用下连续不断的送给数模转换器，以获得周期的模拟信号；突发工作方式则是在特定的触发条件下，信号只输出一次。触发条件包括软件内部触发和外部触发，外部触发又包括外部触发信号的上升沿、下降沿、正电平和负电平触发等。AWG的总体设计框图如图1所示。
AWG的设计可以分为两部分：EPP接口电路和波形产生电路。EPP接口电路是软件控制程序和波形产生电路的数据传输通道。它采用ALTERA公司的复杂可编程逻辑器件EPM7128设计完成，负责并口和波形存储器之间的缓冲隔离、总线收发控制和地址产生。波形产生电路主要任务是在EPP接口电路控制下产生任意波形信号。来自并口的波形数据通过EPP写操作顺序写入波形存储器。波形数据存储完后，由软件决定采用何种触发条件和工作方式，进而产生相应的控制信号。时钟产生电路产生频率可控的时钟信号，作为波形存储器、地址发生器以及数模转换器的时钟。在控制信号的控制下，地址发生器产生地址，读出和地址相对应的波形点数据送高速数模转换器产生模拟信号，最后对该模拟信号进行平滑滤波后输出符合用户需要的波形。
3 主要硬件电路设计 3.1 EPP接口电路
计算机并行口的工作方式可设置为SPP、 EPP和 ECP三种工作方式。EPP是一种与 SPP兼容且能完成双向数据传输的外围接口模式。EPP最高传输速率可以达到2MBPS，并可双向工作，接近于PC机ISA总线的数据传输率。它提供四种数据传输周期：数据写周期、数据读周期、地址写周期及地址读周期，数据读写和地址读写在微机中所占用的地址不同。数据读写产生 DATASTB信号，地址读写产生 ADDRSTB信号。例如，数据写的工作过程为（1）WRITE信号保持低电平，若WAIT信号为低，数据选通信号DATASTB有效（低电平）。（2）等待WAIT信号变高，变高后数据线上数据生效。（3）DATASTB信号由低变高。（4）等待 WAIT信号由高变低，WAIT的上升沿释放数据线，结束读周期。本文阐述的EPP任意波形发生器要用到数据写和地址写两个操作周期，其时序如图2所示。
EPP接口电路的设计由复杂可编程逻辑器件（CPLD）设计完成，负责AWG的逻辑控制和数据分配。由图1可以看出所设计的AWG可以输出两路模拟信号，因此来自并口的波形数据应当分别写入两个波形存储器中，完成数据分配。具体实现上是在CPLD为两个波形存储器分配不同的地址，首先由地址写操作决定后续的数据写入哪个地址端口，随后顺序将波形数据写入指定的波形存储器。此外，整个电路的控制命令、输出波形电平设置以及平滑滤波器的截至频率设置也是由软件通过并口完成的，因此在CPLD中也应为其分配地址端口。CPLD内部数据分配电路设计如图3所示。
并口数据端口的数据究竟是控制命令还是某个波形存储器的数据由其地址决定。图3描述了地址产生的方法，从而完成了数据分配，具体工作过程如下：首先，地址选通信号（ADDRSTB）和数据选通信号（DATASTB）与写信号（WRN）相或，产生写地址选通信号（ADDRSTB_WRN）和写数据选通信号（DATASTB_WRN），从而区分读地址周期和读数据周期的操作；然后，发出地址写操作，决定后续数据发往哪个地址；最后是数据写操作。从图3可以看出控制命令端口地址为0，而波形存储器A和波形存储器B的端口地址分别是1和2，波形电平设置端口地址为3和4，而平滑滤波器设置端口为5和6。
3.2 高速D/A转换电路
高速D/A转换电路不仅负责将波形存储器中的数据转换为模拟信号，还负责输出信号的电平设置，设计框图如图4所示。
输出信号电平设置电路主要由参考电压源AD1580、低速D/A转换器AD7524和高速D/A转换器AD9708设计完成。AD1580为AD7524提供1.2V的电压基准，在8位数字（DB7～DB0）的控制下，AD7524内部的电阻网络将1.2V的电压基准转换为0.1V～1.2V电压输出。而AD9708的参考电压正是AD7524的电压输出，从而实现了由DB7～DB0控制高速D/A转换电路的输出信号电平。
设DB7～DB0所表示的无符二进制数为M，AD7524电压输出为VREF，则：
设输入AD9708的数字量为N，AD9708的输出电压为VOUT，负载为RLOAD，则：
由（1）式和（2）式可得：
从（3）式可以看出，适当的选择M的值，可以设置输出信号的电平。其中N来自波形存储器，M由程序设置，从而实现了程序控制输出信号的电平。
3.3 平滑滤波器
由于波形存储器中抽样信号的频谱是原信号频谱的周期延拓以及高速数模转换器的非线性，数模转换后的模拟信号除了基波外还有各次像频分量和基波的各次谐波分量，所以在数模转换器之后跟一个平滑低通滤波器以获得纯净的基波信号。平滑低通滤波器的截至频率应当略大于输出信号的最高频谱，小于数模转换频率的一半。为了获得不同频率的输出信号，采用了不同的数模转换速率，因此平滑低通滤波器的截至频率也应当由程序设定。
平滑低通滤波器采用LINEAR公司的10阶低通滤波器LTC1569-7设计完成。设置LTC1569-7的截至频率有两种方式：外接电阻和外时钟输入。外接电阻法通常要求采用数控电位器改变外接电阻的阻值，从而改变低通滤波器截至频率。外时钟输入法是依靠改变外时钟的频率从而改变低通滤波器截至频率。两种方法相比，外时钟输入法易于实现，设计方法如图5所示。
滤波器截至频率和外时钟频率之间关系为：
4 结论
所设计的AGW性能指标如下：
(1) 模块最高D/ A转换速率：4MHz；
(2) 存储深度：128K；
(3) 模拟信号幅度分辨率：8位；
(4) 输出电压幅度范围：±10V；
(5) 输出信号频率范围：100 Hz～300KHz；
实践证明，基于EPP工作模式下的任意波形发生器易于实现，使用方便灵活，具有较高的性能价格比。
